扫码关注
找到 “ Allegro” 相关内容 条
- 全部
- 默认排序
在DDR5与PCIe5.0高速接口设计领域，Allegro凭借其技术优势成为行业默认工具，这背后是多重技术特性的支撑。1、信号完整性分析的深度集成DDR5的6.4Gbps数据速率和PCIe5.0的32GT/s信号速率，对信号完整性提出严苛要
123 0 0
上周有个学员跟我吐槽，说面试的时候被问到"你用过哪些EDA工具"，他一口气报了五六个名字：AD、Cadence、Allegro、PADS、Expedition……然后就不知道说什么了，场面一度很尴尬。其实这个问题挺常见的，但大部分人回答得太
243 0 0
图示的线段位于这个层（ Board Geometry\Outline ），红色箭头部分，要做V形切割，有如下两个疑问：1、如何将需要切割的线段（红色箭头处）表示在Art文件里？2、切割角度和深度如何表示在Art文件里？
3079 0 1
用Design Entry CIS生成逻辑网表的时候没有报错，能够成功的生成pxlBA.txt，netlist.log，pstchip.dat，pstxnet.dat，pstxprt.dat五个文件，这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX
2924 0 1
3558 0 1
allegro中导出的dxf文件时提示Given layer filename does not exist.在我的笔记本上，不是第一次装allegro。换一台电脑，一模一样的操作，dxf文件是可以正常导出的，不会提示这个，求解决。
2587 0 1
